中国本土集成电路设计自动化（EDA）软件提供商北京华大九天软件有限公司（华大九天）日前宣布，全球领先的MCU和SoC提供商日本瑞萨电子已选择华大九天基于规则的时钟分析优化平台ClockExplorer作为更佳的时钟设计解决方案。
随着芯片的集成度越来越高，设计越来越复杂，时钟的数量和复杂度也在快速增加，在大规模SoC设计中时钟数量可达数百个、甚至上千个。不合理、未优化的时钟设计会极大的消耗芯片性能和功耗，增加产品的上市周期和上市风险。
ClockExplorer可有效缩短时钟设计周期，优化时钟设计质量。ClockExplorer拥有强大易用的时钟结构原理图，帮助前端和后端工程师清楚地掌握时钟结构和相互关系，制定优化的CTS策略。基于规则的时钟KPI（Key Performance Indicator）系统集成了丰富、实用的时钟质量检查功能，帮助工程师对时钟质量进行快速的分析检查，找到时钟设计瓶颈，优化时钟设计质量。
“瑞萨电子通用解决方案中心共享研发二部数字设计技术部高级技术主管Kazuhiro Takahashi表示，“当下高端设计的时钟结构越来越复杂，试图在很短的时间内解决所有的时钟问题变得越来越困难。华大九天的ClockExplorer产品通过实用的时钟KPI系统在设计的预布局、CTS生成前和CTS生成后等各个设计阶段用评分的方法直观地表示时钟质量，帮助我们有效地避免了在设计后期出现问题，提高了产品质量。”“华大九天高级副总经理吾立峰表示，“我们非常高兴地看到瑞萨电子采用华大九天的时钟分析和优化方案实现了设计效率的提升，华大九天在时钟设计分析与优化方面的超强能力进一步得到了验证。以此为契机，我们期待瑞萨电子和华大九天能够在未来探索更为深入的合作。”